-864 10/656,902

Requested Patent:

JP62117052A

Title:

SERIAL INPUT AND OUTPUT CIRCUIT;

Abstracted Patent:

JP62117052;

**Publication Date:** 

1987-05-28 :

Inventor(s):

SHINDO HIROYASU;

Applicant(s):

SANYO ELECTRIC CO LTD; others: 01;

**Application Number:** 

JP19850258062 19851118 ;

Priority Number(s):

IPC Classification:

G06F13/00; G06F13/38;

Equivalents:

JP1750717C, JP4031420B;

ABSTRACT:

PURPOSE:To increase the response speed of a computer by omitting the need to transfer the same data for plural times and the need to decide the correctness of these data, and shortening the data transfer time.

CONSTITUTION: The counting capacity of a counter 19 which counts the synchronizing clocks is set larger than the number of clocks needed for transfer of data. A shift register control means 15 detects that the counter 19 counted the synchronizing clocks needed for transfer of data and inhibits the shift action of a shift register 9. While the overrun detecting means 20 and 22 detect whether or not the count value of the counter 19 is changed after the detecting action of the means 15. Then a data transfer error can be recognized based on the detecting results of both means 20 and 22. The contents of a flag 22 are decided within a prescribed period of time after the end of the transfer of data. Thus it is checked whether the noise is produced or not to the external synchronizing clock SCP. Then the correctness of data can be decided. This can omit the need to transfer data for plural times to confirm the correctness of data.

# ⑩公開特許公報(A)

昭62-117052

6)Int Cl.4

識別記号 3 5 1

庁内整理番号

❸公開 昭和62年(1987)5月28日

G 06 F 13/00

13/38

7218-5B 7165-5B

発明の数 1 (全4頁) 審查請求 未請求

シリアルI/O回路 69発明の名称

> 到特 願 昭60-258062

砂出 願 昭60(1985)11月18日

②発 明者

群馬県邑楽郡大泉町大字坂田180番地 東京三洋電機株式

会社内

三洋電機株式会社 创出 願 人

守口市京阪本通2丁目18番地

東京三洋電機株式会社 願 の出 人

群馬県邑楽郡大泉町大字坂田180番地

弁理士 西野 卓嗣 20代 理 人

外1名

1. 発明の名称 シリナルIグ0回路

#### 2. 特許請求の範囲

1. 同期クロックに基いてシリアル入力端子に 印加されたデータを順次入力するシフトレジスタ を有するシリアルI/〇回路に於いて、データ伝 送に必要な同期クロック数より大きな計数容量を 有し前配同期クロックを計数するカウンタと、該 カウンタがデータ転送に必要な同期クロック数を 計数したことを検出し前配シフトレジスタのシフ ト動作を禁止するシフトレジスタ制御手段と、該 制御手段の検出動作後前配カウンタの計数値が変 化したか否かを検出するオーパーラン検出回路と を設け、前記オーバーラン検出回路の検出結果に 基いて、データ伝送の誤りを認識可能としたこと を特徴とするシリアルI/0回路。

# 3. 発明の詳細な説明

## (イ) 産衆上の利用分野

本発明は、マイクロコンピュータ等に内蔵され るシリアルI/〇回路に関する。

#### (中) 従来の技術

近年、ワンチップマイクロコンピュータの高機 能化が進み、各種の周辺回路が内蔵されるに至っ た。その一例として、複数のマイクロコンピュー タを用いた場合、マイクロコンピュータ間のデー タ転送を少ない入出力端子で行うためのシリアル I/O回路が内蔵されたマイクロコンピュータが。 ある。

従来、マイクロコンピュータに内蔵されるシリ アルI/0回路は、昭和59年4月1日にCQ出 版株式会社から発行された「ワンチップ・マイコ ンの基礎とその応用技術」の第13頁に記載され ている如く構成される。第2図にそのブロック図 を示す。

第2図に於いて、シフトレジスタ(1)は8ピット で構成され、その入力はシリアル入力端子(2)に、 出力はシリアル出力端子(3)に接続される。また、 シフトレジスタ(1)のシフト動作を制御する同期ク ロックCPは、データ受信時には外部から同期ク ロック入出力端子(4)に印加される外部同期クロッ クSCPが用いられ、データ送信時にはクロック 発生回路(5)で作成された内部同期クロックSCP が用いられるが、これらの同期クロックCPはANDグート(6)を介してシフトレジスタ(1)及びカウンタ(7)に印加される。カウンタ(7)はシフトレジスタ(1)の構成ビット数「8」を計数するもので、同期クロックCPを8個数したときシフトレジスタ(1)へのデータ出力が終了したものとして、FF(8)をリセットして、同期クロックCPをANDゲートに於いて遮断する。尚、FF(8)はデータ送受信開始命令の実行時にセットされる。

### (1) 発明が解決しようとする問題点

第2図に示されたシリアルI/O回路に於いて、データをシリアル入力する場合には、同期クロック入出力増子(4)に印加された外部同期クロックSCPの立ち下がりによって、シフトレジスタ(1)のシフト動作が為され、シリアル入力端子(2)に印加されたデータが取り込まれる。そこで、外部同期クロックSCPが8個カウンタ(7)で計数されると

本発明は、上述した点に鑑みて為されたものであり、同期クロックを計数するカウンタの計数容量を、データ転送に必要な同期クロック数より大きな容量とし、該カウンタがデータ転送に必要な同期クロック数を計数したことを検出しシフトを制力のシフト動作を禁止するシフトレジスタ制の計数値が変化したか否かを検出するオーバーラン検出手段を設け、該オーバーラン検出手段を設け、該オーバーラン検出手段を設け、該オーバーラン検出手段を設け、該オーバーラン検出手段を設け、該オーバーラン検出手段を設け、該オーバーラン検出手段を認識可能としたものである。

# **树 作 用**

上述の手段によれば、同期クロック入出力端子に印加される外部同期クロックSCPにノイズが発生しなかった場合には、データ転送に必要な同期クロック数がカウンタに計数され、シフトレジスタ制御手段によってシフト動作が禁止された後は、カウンタの計数値は変化しないのでオーバーラン検出手段の検出結果は、データ転送の誤りを指示しない。一方、外部同期クロックSCPにノ

FF(8)がリセットされ、外部同期クロックSCPが遮断される。その後、同期クロック入出力端子(4)にクロックが印加されてもシフトレジスタ(1)のシフト動作は行われず、データのシリアル入力が終了したことになる。

しかしながら、データのシリアル入力中に、第3図に示す如く、外部同期クロックに何らかの原因によりノイズが発生すると、該ノイズによってシフトレジスタ(1)のシフト動作及びカウンタ(7)の計数動作が行われ、同じデータが2回取り込まれることになる。従って、カウンタ(7)が8個の計数をしたときには、最後に送られて来たデータはシフトレジスタ(1)に取り込まれずデータの誤転送となる。よって、第2図に示されたシリアルI/O回路では、ノイズに対する転送の信頼性が低下するため、同一のデータを数回繰り返えして実施し、そのデータが一致しているか否かをブログラムで判定しなければならず、データの転送に時間がかかる欠点があった。

#### 臼 問題点を解決するための手段

イズが発生した場合には、カウンタがデータ転送 に必要なクロック数を計数した後に、更に、カウンタの計数が進むため、オーパーラン検出手段の 検出結果は、データ転送の誤りを指示することに なり、その指示によりシフトレジスタに転送され たデータが誤りであることが認識できる。

### 闩 実施例

第1図は本発明の実施例を示すプロック図である。シフトレジスタ(9)は8ピットで構成され、入力はシリアル入力端子(0)、出力はシリアル出力端子(10)に接続され、更に、シフトレジスタ(9)の各ピットの入出力はデータバス(2)と接続されてデータの送受がパラレルで行えるよう構成される。同期クロック入出力端子(13)は、データをシリアルで受信する際に外部同期クロックSCPが印加され、また、シフトレジスタ(9)に保持されたデータをシリアルに送信する際にはクロック発生回路(4)でで成された内部同期クロックCPは、R-SFF(5)の出力Qで制御されるANDゲート(16)、及び、

R-SFFMの出力Qで制御されるANDゲート Q8に印加され、ANDゲートQ5の出力はシフトレ ジスタ(9)のシフトクロック入力に接続され、AN ·DゲートQBの出力はカウンタQGの計数入力に接続 される。カウンタはは、4ピットで構成された1 6進パイナリーカウンタであり、ANDゲートOB から印加される同期クロックCPの立ち下がりを 計数し、計数値が「8」、即ち「1000」とな ったときの出力でR-SFF臼をリセットする。 即ち、シフトレジスタ(9)が8ピット構成であるた め、データの1回のシリアル転送を8ピット単位 で行い、その転送には8個の同期クロックCPが 必要であり、そのため、カウンタ[19]の計数値「8」 を検出することにより.8 ピットデータの伝送終了 を検出している。R-SFF臼は、シフトレジス **タ制御手段を構成するものであり、データ送受信** 開始命令の実行によってセットされ、そのセット されている期間、ANDゲート四から同期クロッ クCPをシフトレジスタ(9)に印加する。また、カ ウンタQ9の各ピット出力 Q1,Q2,Q1 及び Q. は、 ORゲートOMに印加され、ORゲートOMの出力は、 スティョスレジスタ21のフラグ22に接続される。 これら、ORゲートOD及びフラグODによりオーバ ーラン検出手段が構成される。即ち、カクンタUS の計数値が「8」の場合には、ORゲートØ0の出 力は"0"であり、フラグ221は"0"となるが、 カウンタQIの計数値が「8」以外の場合にはOR ゲート四の出力が"1"となってフラグ四が"1" にセットされる。マ方、R-SFF切は、データ 送受信開始命令の実行でセットされ、シフトレジ スタ(9)のデータを読み出すレジスタリード命令の 実行でリセットされるため、カウンタ09が「8」 を計数したとき、ANDゲートUGで同期クロック CPが遮断されても、レジスタリード命令が奥行 されるまで、同期クロック入出力端子は水発生す るクロックをカウンタQgに供給している。即ち、 シフトレジスタ(9)のシフト動作が禁止された後も、 カウンタQ9は計数を行うため、外部同期クロック SCPにノイズが発生してパルス数が増えると、 その増加分がカウンタ四に計数されることになる。

第1図に示されたシリアルI/0回路に於いて、 データをシリアルに入力する場合の動作を説明す る。先ず、内部同期クロックSCPの発生を禁止 する命令を実行した後、データ送受信開始命令を 実行すると、RISFFUSUS及びカウンタUSがり セットされる。次に、データをシリアルに送る相 手側にデータの送信を許可する信号を送る。する と、相手側からシリアル入力端子似にデータが順 次印加されると共に、外部同期クロックSCPが データと同期して同期クロック入出力端子03に印 加される。外部同期クロックSCPは、ANDグ ート00を介してシフトレジスタ(9)に印加され、そ の立ち下がりに従ってシフトレジスタ(9)は、順次 シリアル入力端子60kに印加されたデータを取り込 みシフトする。同時に、外部同期クロックSCP は、ANDゲートUBを介してカウンタUBに計数さ れることになる。カウンタ似の計数値が「8」に たると、その出力によりR-SFF切がリセット されるため、ANDゲートUBに於いて、以後到来 する外部同期クロックSCPが遮断され、シフト

レジスタ(9)の動作が禁止される。このとき、 R ー SFFMの出力により、コンピュータに割込みが 要求され、割込み処理が為される。この割込み処 理化於いては、割込みが発生してから外部同期ク ロックの 1 周期以上の時間を経過した時点でステ イタスレジスタ21のフラグ23を判定する。即ち、 カウンタ09が「8」を計数するまでにノイズが発 生すれば、ノイズがカウンタ個に計数されている ことになり、外部同期クロックSCPの1周期後 化必ず外部同期クロックSCPが計数されるため、 ORゲートのの出力が"1"となってフラグのが \* 1 \* にセットされる。従って、外部同期クロッ クSCPの1周期後にフラグCDを判定した結果が " 0 " であれば、 8 個の外部同期クロックSCP でデータの受信が終了しており、シフトレジスタ (9)に蓄積されたデータは正しいものと判断され、 この場合にはレジスタリード命令を実行してシフ トレジスタ(9)の内容をデータパス03に取り出して 所定の処理が行える。このとき、レジスタリード 命令の実行により、RISFFMがりセットされ、

## 特開昭62-117052(4)

データのシリアル受信が終了する。一方、フラグ 図を判定した結果が 1 であった場合には、シ フトレジスタ(9) に蓄積されたデータは誤りである ことが判断され、この場合には再びデータ送受信 命令を実行して、再度同じデータの転送を相手倒 に要求する。

このように、データの転送が終了したと判定されてから所定時間後フラグの内容を判定することにより、外部同期クロックSCPにノイズが発生したか否か検出され、データの正額が判断でない。従って、正旗を確めるために複数回へは、を行う必要がなくなる。尚、上述の実施例では、シリアルにデータを入力する場合について説明したが、クロック発生回路似で作成された内部同期クロックSCPに基いてデータを送出する場合にも対して同様の動作により、データ転送の誤りを検出する。

#### (ト) 発明の効果

上述の如く本発明によれば、複数回同じデータ

を転送してデータの正視を判定する必要がないため、データの転送時間が短縮され、コンピュータの応答が速くなる利点を有する。また、正誤判定のためのプログラムが短くなり、使用し易いマイクロコンピュータが得られる。

#### 4. 図面の簡単な説明

第1図は本発明の実施例を示すブロック図、第 2図は従来例を示すブロック図、第3図はノイズ による誤動作を説明するタイミング図である。

(9)…シフトレジスタ、 (0)…シリアル入力帽子、 (0)…シリアル出力端子、 (2)…データバス、 (3) …同期クロック入出力端子、 (4)…クロック発生 回路、 (5)(17)…R - S F F 、 (6)(18)…ANDゲート、 (19)…カウンタ、 (20)…ORゲート、 (2)… ステイタスレジスタ、 (22)…フラグ。

> 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 静 夫

### 第 2 图



